Certificación: | Original Parts |
---|---|
Número de modelo: | W9725G6JB25I-ND |
Cantidad de orden mínima: | 1 paquete |
Precio: | Negotiation |
Detalles de empaquetado: | el 10cm el x 10cm los x 5cm |
Tiempo de entrega: | 3-5 días |
Condiciones de pago: | T/T, Paypal, Western Union, fideicomiso y otros |
Capacidad de la fuente: | 6000pcs por mes |
Artículo Numbe: | W9725G6JB25I-ND | Categoría de productos: | Memoria y memoria Flash |
---|---|---|---|
Memoria: | 256Mb (el 16M x 16) | frecuencia: | 200MHz |
Voltio: | 1,7 V ~ 1,9 V | Tecnología: | SDRAM - DDR2 |
Temporeros.: | -40°C ~ 95°C (TC) | Paquete: | BGA96 |
Alta luz: | tipo memoria Flash del NAND,microprocesador de regulador de memoria Flash |
Microprocesador de memoria Flash W9725G6JB25I-ND, COPITA los 256M 84WBGA PARALELO de IC
Características básicas | |
---|---|
Tipo | DDR2 SDRAM |
Organización | x16 |
Velocidad | 400 megaciclos |
Voltaje | 1,8 V |
Paquete | WBGA-84 |
Descripción:
El W9725G6JB es los pedazos DDR2 SDRAM de los 256M, organizado como 4.194.304 palabras x 4 bancos x 16 pedazos. Este dispositivo alcanza tasas de transferencia de alta velocidad hasta 1066Mb/sec/pin (DDR2-1066) para los diversos usos. W9725G6JB se clasifica en los grados siguientes de la velocidad: -18, -25, 25I, 25A, 25K y -3. Las -18 piezas del grado son obedientes a la especificación DDR2-1066 (7-7-7). Las piezas del grado de -25/25I/25A/25K son obedientes a la especificación DDR2-800 (5-5-5) o DDR2-800 (6-6-6) (las piezas industriales del grado 25I que se garantiza para apoyar el ≤ del ≤ TCASE de -40°C 95°C). Las -3 piezas del grado son obedientes a la especificación DDR2-667 (5-5-5).
La temperatura automotriz de las piezas del grado, si está ofrecido, tiene dos requisitos simultáneos: la temperatura ambiente (TA) que rodea el dispositivo no puede ser menos que -40°C o mayor que +95°C (para 25A), +105°C (para 25K), y la temperatura de caso (TCASE) no pueden ser menos que -40°C o mayor que +95°C (para 25A), +105°C (para 25K). Las especificaciones de JEDEC requieren la frecuencia de actualización doblar cuando TCASE excede +85°C; esto también requiere el uso del uno mismo de alta temperatura restaura la opción. Además, la resistencia de ODT y la impedancia de la entrada-salida deben ser reducidas la capacidad normal cuando TCASE es < 0=""> +85°C.
Todas las entradas del control y de la dirección se sincronizan con un par de relojes diferenciados externamente suministrados. Las entradas están trabadas en el punto cruzado de los relojes diferenciados (CLK que sube y NO CLK que baja). Todos los I/Os se sincronizan con un solo DQS o par terminado del diferencial DQS- NO DQS en una moda síncrona de la fuente.