Eficacia alta del soporte de la superficie del chip de memoria 256MX16 Cmos PBGA96 de la copita de H5TQ4G63CFR-RDC

Características

• VDD=VDDQ=1.5V +/- 0.075V
• Operación de las entradas de reloj completamente diferenciado (CK, CK)
• Estroboscópico diferenciado de los datos (DQS, DQS)
• En el microprocesador DLL alinee la transición de DQ, de DQS y de DQS con la transición de las CK
• Las máscaras del DM escriben dato-en los bordes de levantamiento y que caen del estroboscópico de los datos
• Todas las direcciones y entradas de control excepto los datos, los estroboscópicos de los datos y las máscaras de los datos trabados en los bordes de levantamiento del reloj
• Estado latente programable 5, 6, 7, 8, 9, 10, 11, 13 y 14 de CAS apoyados
• Estado latente aditivo programable 0, CL-1, y CL2 apoyado
• CAS programable escribe el estado latente (CWL) = 5, 6, 7, 8 9 y 10
• Longitud programable 4/8 de la explosión con el mordisco secuencial y el modo de la interpolación
• Interruptor del BL simultáneo
• 8banks
• La media restaura el ciclo (Tcase de 0°C~ 95°C)
  • 7,8 µs en 0°C ~ 85°C
  • 3,9 µs en 85°C ~ temperatura comercial 95°C (0°C ~ 95°C) temperatura industrial (-40°C ~ 95°C)
• JEDEC 78ball estándar FBGA (x8), 96ball FBGA (x16)
• Fuerza del conductor seleccionada por EMRS
• Dinámico encendido muere la terminación apoyada
• Perno asincrónico del RESET apoyado
• Calibración de ZQ apoyada
• TDQS (estroboscópico de los datos de la terminación) apoyado (x8 solamente)
• Escriba Levelization apoyó
• pre-búsqueda de 8 pedazos

Cualidades técnicas

ECCN/UNSPSC