Soporte V de 200MHz 2,4 - 2,7 de la superficie de Mbit de la memoria 256 de SDRAM del chip de memoria de la COPITA HY5DU561622FTP-5

Soporte de la superficie de la memoria 256Mbit de SDRAM del chip de memoria de la COPITA HY5DU561622FTP-5, 200MHz, 2,4 → 2,7 V

DESCRIPCIÓN
El Hynix HY5DU561622FTP-5, -4 series es una COPITA síncrona de la tarifa de 268.435.456 del pedazo Cmos datos del doble (RDA),
adaptado idealmente para los usos de punto a punto que requiere alto ancho de banda.
Las operaciones completamente síncronas de la oferta de Hynix 16Mx16 RDA SDRAMs referidas a los bordes de levantamiento y que caen del
reloj. Mientras que todas las direcciones y entradas de control están trabadas en los bordes de levantamiento de las CK (bordes que caen de /CK), los datos,
Los estroboscópicos de los datos y escriben máscaras de los datos que las entradas se muestrean en los bordes de levantamiento y que caen de él. Las trayectorias de datos están internamente
canalizado y el pedazo 2 prefetched para alcanzar ancho de banda muy alto. Todos los niveles voltaicos de entrada y de la salida son compatibles
con SSTL_2.
CARACTERÍSTICAS
• VDD, VDDQ = 2.5V +/- 0.2V para 200MHz
VDD, VDDQ = 2.6V + 0,1/-0.2V para 250MHz
• Todas las entradas y salidas son compatibles con SSTL_2
interfaz
• JEDEC 400mil estándar 66pin TSOP-II con 0.65m m
echada del perno
• Operación de las entradas de reloj completamente diferenciado (CK, /CK)
• Interfaz doble de la tarifa de datos
• Fuente síncrona - transacción de los datos alineada con
estroboscópico bidireccional de los datos (DQS)
• el dispositivo x16 tiene 2 estroboscópicos bytewide de los datos (LDQS,
UDQS) por cada entrada-salida x8
• Salidas de datos en los bordes de DQS cuando están leídos (DQ afilados)
Entradas de datos en centros de DQS cuando escriba (centrado
DQ)
• Los datos (DQ) y escriben las máscaras (DM) trabadas en el ambos
bordes de levantamiento y que caen del estroboscópico de los datos
• Todas las direcciones y entradas de control exceptúan los datos, datos
estroboscópicos y máscaras de los datos trabadas en los bordes de levantamiento
del reloj
• Escriba los controles del byte de la máscara por LDM y UDM
• Estado latente programable 3/4 de /CAS apoyados
• Longitud programable 2/4/8 de la explosión con ambos
modo secuencial y de la interpolación
• 4 internos depositan operaciones con solo /RAS pulsado
• función del cierre del tRAS apoyada
• El auto restaura y el uno mismo restaura apoyado
• 8192 restauran los ciclos/64ms
• Por completo, mitad y fuerza (débil) hecha juego de la impedancia
opción del conductor controlada por EMRS