Memoria ram de H9CCNNN8JTALAR 8Gb para el almacenamiento de los equipos de escritorio LPDDR3 BGA178

Almacenamiento del chip de memoria del chip de memoria H9CCNNN8JTALAR 8Gb LPDDR3 BGA178 de la COPITA

H9CCNNN8JTALAR

Características:

[FBGA]

[LPDDR3]

• VDD1 = 1.8V (1.7V a 1.95V)
• VDD2, VDDCA y VDDQ = 1.2V (1.14V a 1,30)
• Interfaz HSUL_12 (lógica Unterminated de alta velocidad 1.2V)
• Arquitectura doble de la tarifa de datos para el ómnibus del comando, de la dirección y de datos;
  - todo el control y dirección excepto CS_n, CKE trabaron en el borde de levantamiento y que caía del reloj
  - CS_n, CKE trabó en el borde de levantamiento del reloj
  - dos accesos a datos por ciclo de reloj
• Entradas de reloj diferenciado (CK_t, CK_c)
• Estroboscópico diferenciado bidireccional de los datos (DQS_t, DQS_c)
  - La transacción síncrona de los datos de la fuente alineó con el estroboscópico diferenciado bidireccional de los datos (DQS_t, DQS_c)
  - Las salidas de datos alinearon con el borde del estroboscópico de los datos (DQS_t, DQS_c) cuando operación LEÍDA
  - Las entradas de datos alinearon con el centro del estroboscópico de los datos (DQS_t, DQS_c) cuando ESCRIBA la operación
• Las máscaras del DM escriben datos en el borde de levantamiento y que cae del estroboscópico de los datos
• RL programable (estado latente leído) y WL (escriba el estado latente)
• Longitud programable de la explosión: 8
• El auto restaura y el uno mismo restaura apoyado
• Todos depositan el auto restauran y por el auto del banco restaure apoyado
• TCSR auto (el uno mismo compensado temperatura restaura)
• PASR (el uno mismo parcial del arsenal restaura) por la máscara del banco y la máscara del segmento
• DS (fuerza de la impulsión)
• DPD (poder profundo abajo)
• ZQ (calibración)
• ODT (en muere la terminación